

工业以太网环网冗余技术研究及在 FPGA 上的实现

曾慧

杭州飞畅科技有限公司 310030

【摘要】工业以太网作为工业控制系统的核心通信载体，其运行稳定性直接决定工业生产的连续性与可靠性。针对工业环境下链路中断、设备故障导致的通信失效问题，本文深入研究工业以太网环网冗余技术的核心原理与实现机制，梳理主流冗余协议的技术特性与适用场景，重点聚焦 ERPS 协议的原理与实现。在系统实现层面，本文提出基于 FPGA+千兆交换芯片的协同架构方案，利用交换芯片的 SERDES 接口外接光模块构建光纤环网，电口内置 PHY 经网络变压器直接引出电口连接工业终端，由交换芯片承担高速数据交换，由 FPGA 实现 ERPS 协议状态机、故障检测与冗余切换等核心控制逻辑。通过与交换芯片内置 ERPS 功能方案的对比分析，研究表明 FPGA+交换芯片协同架构切换时延可控制在 5ms 以内，较芯片内置方案缩短 60%以上，满足工业控制对实时性与可靠性的严苛要求，为工业以太网环网冗余系统的工程化应用提供理论支撑与技术参考。

【关键词】工业以太网；环网冗余；ERPS；FPGA；交换芯片；光纤环网；故障切换

Research on Industrial Ethernet Ring Network Redundancy Technology and Its Implementation on FPGA
Zeng Hui

Hangzhou Feichang Technology Co., Ltd. 310030

【Abstract】As the core communication medium of industrial control systems, the operational stability of industrial Ethernet directly determines the continuity and reliability of industrial production. To address communication failures caused by link disruptions or equipment malfunctions in industrial environments, this paper thoroughly examines the fundamental principles and implementation mechanisms of industrial Ethernet ring network redundancy technology, summarizes the technical characteristics and application scenarios of mainstream redundancy protocols, with a focus on the principles and implementation of the ERPS protocol. At the system implementation level, a collaborative architecture based on FPGA and a gigabit switching chip is proposed: the SERDES interface of the switching chip connects an optical module to form an optical fiber ring network; its electrical ports feature built-in PHY modules that connect to industrial terminals via network transformers; the switching chip handles high-speed data exchange, while the FPGA implements core control logic including the ERPS protocol state machine, fault detection, and redundancy switching. Comparative analysis with integrated ERPS solutions in switching chips demonstrates that the switching latency of this FPGA-based architecture can be reduced to within 5 ms—over 60% lower than chip-integrated solutions—Meeting stringent real-time performance and reliability requirements for industrial applications, this study provides theoretical foundations and technical references for the engineering implementation of industrial Ethernet ring network redundancy systems.

【Key words】Industrial Ethernet; Ring Network Redundancy; ERPS; FPGA; Switching Chip; Fiber Optic Ring Network; Fault Switching

1 引言

随着工业 4.0 的深度推进，工业控制系统朝着智能化、网络化方向快速演进，工业以太网凭借 100Mbps 及以上的传输速率、良好的兼容性与可扩展性，已广泛应用于电力、冶金、智能制造等领域，承担着设备间数据交互与指令传输的关键任务^[1]。工业环境存在强电磁干扰、机械振动、温湿度波动等复杂因素，极易引发链路断裂、设备故障等问题，导致通信中断。光纤凭借传输距离远、抗电磁干扰能力强等优点，成为构建工业主干环网的首选介质。环网冗余技术通过构建备用链路，可实现故障时的快速切换，是提升工业以太网可靠性的核心技术。传统实现环网冗余主要依赖两种路径：一是采用集成 ERPS 功能的交换芯片，由芯片固件完成协议处理，但协议参数调整受限，切换响应受固件调度制约；二是完全由 FPGA 实现交换与冗余全部功能，灵活性高但逻辑资源消耗大、成本高昂。本文提出 FPGA+千兆交换芯片协同方案，选用 Marvell88E6190 承担数据平面，其 Port0/1S

ERDES 接口直连光模块构建光纤环网，Port2~9 内置 PHY 仅需外接网络变压器即可引出电口，硬件设计高度精简；选用高云 GW1N 系列 FPGA 作为控制平面实现 ERPS 协议逻辑，实现性能、成本与灵活性的最优平衡。

2 主流工业以太网环网冗余协议研究

2.1 生成树类冗余协议

生成树类协议基于 IEEE802.1 标准，包括 STP、RSTP 与 MSTP。STP 切换时延可达 1 至 2 秒；RSTP 缩短至 100ms 以内；MSTP 支持多 VLAN 生成树实例。但生成树类协议面向任意拓扑设计，未针对环形拓扑优化，环网场景下收敛效率不足。

2.2 专用环网冗余协议

HiperRing 协议环网自愈时间小于 50ms。TurboRing 新一代技术将切换缩短至 20ms。HSR 协议切换时延接近于零，但双倍带宽消耗是主要约束。

2.3 ERPS 协议原理与技术优势

ERPS 协议基于 ITU-TG.8032 标准，专门针对环形以太网拓扑设计。

(1) 基本架构。ERPS 定义 RPLOwner 节点与普通环节点。RPLOwner 正常状态下将 RPL 端口阻塞，将物理环形拓扑转化为逻辑链状拓扑，避免广播风暴。

(2) R-APS 报文机制。通过 R-APS 协议报文实现节点间状态交互，采用专用组播 MAC 地址。核心类型包括 R-APS (NR,RB) 用于正常状态周期通告，R-APS (SF) 用于故障时立即通知。

3 FPGA+交换芯片协同架构设计

3.1 架构设计理念

本文遵循"数据平面与控制平面分离"原则：由 88E6190 构成数据平面，承担线速转发、MAC 地址学习、VLAN 管理等功能；由 GW1NFPGA 构成控制平面，负责 ERPS 协议状态机、R-APS 报文处理、故障检测、冗余切换配置等实时控制功能。两者通过 SMI 总线实现寄存器级控制，通过 CPU 端口实现协议报文交互。

3.2 关键器件特性

Marvell88E6190：集成 11 个千兆端口，Port0/1 支持 SE RDES 接口可直连 SFP 光模块，Port2~9 内置千兆 PHY 仅需外接网络变压器即可引出 RJ45 电口，无需任何外部 PHY 芯片，极大简化了硬件设计与 BOM 成本。支持线速非阻塞交换，包转发率达 16.3Mpps，时延 3 至 5 μ s；端口状态可通过寄存器独立配置；支持 CPU 端口与 DSA 标签；ATU 支持快速刷新；工业级-40℃至 85℃。




图 1 系统硬件架构框图

3.3 系统硬件架构

系统架构如图 1 所示。88E6190 的 Port0 与 Port1 配置为 1000BASE-XSERDES 模式，各通过一个 SFP 笼子连接光模块，两个光口分别连接光纤环网的上游与下游相邻节点，构成光纤冗余环路。Port2 至 Port9 利用芯片内置千兆 PHY，

每个端口仅需外接一个网络变压器（如 PulseH5007NL 等），即可引出标准 RJ45 电口连接工业终端设备，无需外部 PHY 芯片，显著降低了 PCB 面积与器件成本。Port10 配置为 CPU 端口，通过 MII 接口与 FPGA 连接。FPGA 通过 SMI (MD C/MDIO) 总线读写 88E6190 内部寄存器。光模块的 LOS (信号丢失) 信号直接引至 FPGAGPIO，实现光链路故障的硬件级即时感知。

3.4 FPGA 内部逻辑架构

FPGA 内部按功能划分为五个核心模块（图 2），资源分配见表 1。GW1N-9K 资源利用率约 62%，留有充足余量。




图 2 GW1N-9K 内部逻辑架构

4 ERPS 协议在 FPGA 上的详细实现

4.1 ERPS 协议状态机实现

状态机采用 VerilogHDL 同步有限状态机实现，工作于 GW1N 内部 PLL 输出的 125MHz 时钟。状态转换如图 3 所示。



图 3 ERPS 状态机转换图

空闲状态：FPGA 通过 SMI 配置 RPL 端口为 Blocking，周期性（5 秒）生成 R-APS (NR,RB) 报文经 CPU 端口注入 88E6190 发送。故障检测模块持续监测 Port0/1 光口状态。

保护状态：本地 SF 事件时，引擎指令配置执行模块将故障光口设为 Blocking (SMI 写入约 15 μ s)，启动 R-APS (SF) 快速发送（3.3ms 间隔 3 帧，后转 5 秒周期），触发 A

TU 刷新。RPLOwner 收到远端 SF 报文时，将 RPL 端口切换为 Forwarding 并刷新 ATU。操作时序如图 4 所示。




图4 保护状态切换时序

4.2 R-APS 报文处理实现

报文格式如图 5 所示。88E6190 将光口收到的 R-APS 报文（匹配组播 MAC01-19-A7-00-00-XX）经 CPU 端口转发至 FPGA。解析逻辑采用流水线架构：剥离 DSA 标签→校验 MAC 与 EtherType→提取 Request/State、RPLBlocked 标志与 NodeID，单帧解析 24ns 完成。发送时按 G.8032 帧格式组装并添加 DSA 标签指定光口发送，生成时延 40ns 以内。




图5 R-APS 报文帧格式

4.3 故障检测模块实现

针对光纤环网特性实现双重并行检测（图 6）：

事件	阶段说明	时延
光纤物理断开	LOS 信号有效	T=0
FPGA 确认 SF	去抖动滤波确认	~2ms
发送 R-APS(SF)	报文生成+注入+传输	~0.1ms
RPLOwner 收到	交换芯片转发+FPGA 解析	~0.05ms
ERPS 引擎决策	硬件状态机 (<0.1 μs)	~0 μs
SMI 配置端口	RPL 端口 Blocking→Forwarding	~0.015ms
ATU 刷新完成	芯片硬件执行	~0.2ms
FDB 重新学习/通信恢复	数据帧泛洪学习新路径	~1~2ms
总计	总切换时延	~3~5ms

图7 光纤环网冗余切换时序分析

5 结论

本文围绕工业以太网环网冗余技术展开研究，提出基于高云 GW1N 系列 FPGA+Marvell88E6190 交换芯片的协同架构

参考文献

- [1]陈旭峥,何世恒,黄建明,等.基于西门子网络设备的某港口工业以太网环网冗余应用[J].工业控制计算机,2024,37(08):7-9.
- [2]孟飞.工业以太网交换机环网冗余的实现[J].电子技术与软件工程,2019,(13):11.

作者简介：曾慧，出生年月：1973 年 06 月 28 日，男，汉族，籍贯：浙江省岱山县，学历：本科，研究方向：信息技术。




图6 故障检测逻辑结构

硬件信号检测：SFP 光模块的 LOS 引脚直连 FPGAGPIO，125MHz 采样加去抖动滤波（阈值可配 0.5~10ms，默认 2ms）。光纤断开时 LOS 信号有效，总故障发现时延约 2~3ms。

CC 超时检测：周期发送 CC 帧（可配 3.3ms/10ms/100ms），连续 3.5 个周期未响应则判定故障。两种机制取先触发者，覆盖物理断纤与节点失效。

4.4 SMI 控制器与芯片配置执行

SMI 控制器实现 MDC/MDIO 时序，MDC 频率 2.5MHz，单次寄存器操作约 6.4 μs，支持连续操作模式。芯片配置执行模块接收 ERPS 引擎指令，通过 SMI 写入 PortState 寄存器切换端口状态（双端口约 15 μs），随后触发 ATUFlushAll 命令（芯片硬件执行约 50~200 μs）。整个原子操作序列总时延控制在 250 μs 以内。

4.5 定时器模块

所有定时器以硬件计数器实现（表 2），超时事件单周期脉冲（8ns）通知协议引擎。

4.6 完整切换流程时序

以光纤断裂为例，完整切换流程如图 7 所示。